Hab gerade mal in alte ct Ausgaben reingelesen, stand 1998:
Zitat:Da der Write-Back-Modus bei den meisten VIA-Boards fehlt oder nicht funktioniert, beträgt die Cacheable Area dieser Platinen mindestens 128 MByte, bei MVP3-Boards mit 1 MByte L2-Cache 256 MByte. Betreibt man ein VIA-Board mit Write-Back, halbiert sich die Größe des vom Cache abgedeckten Speichers. Wegen des geringen Performance-Unterschieds zwischen Write Back und Write Thru kann man sich jedoch getrost für die größere Cacheable Area und damit für Write Thru entscheiden.
Alle ALi-Boards arbeiten mit Write Back und besitzen eine Cacheable Area von 128 MByte. Erst die F-Revision des Chipsatzes, die noch in diesem Jahr erscheinen soll, soll über ein funktionsfähiges internes Tag-RAM verfügen und damit eine Cacheable Area von 512 MByte aufweisen.
Jetzt dann noch in nen 10/1999er Test mit K6 III. Erwähnt wurde, dass nen K6-2 bei speicherintensiven Benchmarks 10 % Leistung bei Wechsel des RAMs verlor, wenn der außerhalb lag. Beim K6 III entsteht der Effekt nicht. Auch wirkte der Level 2 Cahce des Boards (also L3) kaum noch aus. Ergo kann ein der Cache einem beim K6-3 egal sein.
