Igor Todeshure schrieb: Wenn aber alle Zugriffe eh mit doppelter Breite stattfinden, selbst wenn bei den Daten auch 32 Bit ausreichend breit wäre, nutzen aber x MB Cache nur noch die Hälfte, sodaß die Missrate steigt, was performance kostet.
Haut mich, dass ich den Thread nochmals ausgrabe, aber bei Nachforschungen für den
IA-64-Thread bin ich auf dieses PDF hier gestossen:
http://www.fefe.de/itanic-hammer.pdf
Ich versteh davon zwar wie gesagt nicht die Hälfte, aber es geht auf Seite 8-15 um AMD64 (aka. Hammer). Unter anderem auch um 64bit-Adressierung: Man übergibt dem Prozessor bei AMD64 nicht die vollen 64bit-breiten Adressen zusammen mit den Instruktionen, sondern kurze, aber relative (32bit Breite) Adressen (auch ein Feature von AMD64 was x86 nicht hat). Man bläht also den Code nicht auf.
