Cacheable area OPTi 82C700/82C701 FireStar+

freaked

Hat jemand eine Ahnung was die cacheable area eines OPTi 82C700/82C701 FireStar+ bei 512KB L2 Cache ist? Ist verbaut in einem Presario 1234, K6-Ära. Zu den Speicherbausteinen auf dem Mobo gibt es keine Angaben.

Diese Rechnung da https://www.vogons.org/viewtopic.php?p=888891#p888891 hilft mir nicht wirklich, schon das P5A von ASUS hat unterschiedliche Cachable Areas bei gleicher L2 Menge, ausgehend von der Chipsatzrevision.

**Blue**

Das hängt wohl primär mit dem Tag-RAM zusammen (bei den ersten Sockel 7 Boards wie Intel TX limitierte der Chipsatz perse an sich.)

Ne Formel:

"MVP3 chipset uses 8bit tag ram so cacheable size = cache size * 256 if dirty bit is disabled (default) or cache size * 128 if dirty bit is enabled."

Laut

http://www.opti-inc.com/ftp_file/pd015_10.pdf

Gibt es einmal eine 8bit möglichkeit wo 7 bits für tag RAM genutzt werden können und eins fürs dirty bit, sowie auch 9bit für 8/1.

per default ist es immer 8bit (7bit)

also 512K * 256 = 128MB cacheable area maximum

müsstest du mal schauen welcher TAG RAM verbaut ist, können auch ggf 2 sein die dann als 32Kx9 zusammengebastelt worden oder dirty bit enabled sein, dann is halt bei 64MB schluss.

**Blue**

was hast du den bei ctcm gemessen aktuell? 64mb?

freaked

danke für den tipp, wie ich mir dachte sind es 64mb

Code

PROZESSOR- und CACHE-INF     c't 5/98/ Andreas Stiller V1.6n> umgeleitet


Prozesso Timing     : am6k86
Prozesso CPUID      : AuthenticAMD Typ=00 Fam=05 Mod=08 Rev=0C Feat=008021BF
Prozesso Nam        : AMD K6-2 Step 12
AMD 6k86 Konfig.    :WCDE= false, WA-Limit= 0 MByte, WA-Hole 15Me= false
Aktueller Takt      : 361.290 MHz,  gemäß Pentium Timer:360.873 MHz
Primär-Cache (L1)   :  32 KByte,2fach assoziativ
Sekundär-Cache (L2) : 512 KByte,direct mapped
Code Cache (L1)     :  32 KByte,2fach assoziativ
Hauptspeiche        : 288 MByte,kein Memory holes gefunden
Cacheable Area L1   : 288MByte, kein noncacheable Areas gefunden
Cacheable Area L2   : 64MByte, Cache Area <  Hauptspeiche!!
Write Strategie L1  : Write Back, Write Allocation, linear Fill
Write Strategie L2  : Write Back, no L2 Flush (wbinvd)
Dirty Tag L2        :nich erkannt


     Datenfluß- un Bus Performance(Hauptspeiche: 00120000h) :


Beste Zeit für  32K MOVSD Cache/Page Hit :  24.8 µs =>1319.0 MByte/s
mittlere für "  32K MOVSD (Miss + Hit)   : 286.1 µs => 114.5 MByte/s
mittlere für "  32K MOVSD (L2 clean)     : 388.3 µs =>  84.4 MByte/s
mittlere für "  32K MOVSD (L2 dirty)     : 686.3 µs =>  47.7 MByte/s
schlechteste "  32K MOVSD (misses)       : 935.2 µs =>  35.0 MByte/s
via FPU         32K      (misses)       : 930.3 µs =>  35.2 MByte/s


im Mittel be 512 KB L2-Cache /DOS (640K)  : 296.3 µs => 110.6 MByte/s
im Mittel be 512 KB L2-Cache /Win (4M  )  : 503.4 µs =>  65.1 MByte/s

Alles anzeigen

Jetzt mitmachen!